在英国HPC-AI咨询委员会会议上，AMD披露了有关其Zen 3和Zen 4体系结构的新细节，以及为我们提供了时间表以及下一代EPYC Milan和Genoa产品线的一些关键规格的路线图。 EPYC数据中心芯片。该演示文稿已上传到YouTube，然后以相当快的速度删除，这可能是因为该公司尚未准备好透露这些关键细节。在删除视频之前，我们已对其进行了复制，并获得了AMD未来计划的一些新细节。
AMD革命性的Zen微体系结构向世界介绍了批量生产的基于小芯片的处理器，使该公司能够在消费和企业芯片中使用相同的基础设计。公司架构的任何变化都将过滤掉所有新的客户和企业芯片，这意味着将来这些变化可能会出现在自y的Ryzen芯片阵容中。
但当?AMD提出了一个路线图，概述了采用Zen 3内核的Milan芯片的到来，该芯片将于2020年第三季度投入生产。这意味着该公司正在执行计划，以对其架构进行年度更新。该公司还指出，它已经将芯片录音，并向客户提供样品。
新的Milan芯片将采用7nm +节点，这是当前节点的更新版本，具有更高的性能。它们还具有与当前的罗马型号相同的最多64个内核，并放入同一SP3插槽中，这意味着它们与现有平台向后兼容。它们也将对DDR4和PCIe 4.0的八个通道提供相同的支持，并尊重基本的120-225W TDP封装，尽管可以预料的是，像7H12这样的更高TDP型号也正在开发中。这些芯片每个内核还具有两个线程，这掩盖了相当可疑的谣言，即AMD会在某些竞争芯片中看到将每个内核切换为四个线程(SMT4)。
下一代米兰芯片仍然具有与当前罗马型号相同的九片式排列，具有八个计算芯片和一个I / O芯片，并且为每个计算芯片分配了八个内核。至少在关键领域，规格基本上没有变化，这意味着米兰仅仅是“ Tock”等效产品，或者只是向第二代7nm节点(7nm +)的转移。
但是，AMD还透露，该公司对芯片内部的高速缓存对齐方式进行了重大更改，这表明在引擎盖下正在进行大量工作，以提高每周期指令(IPC)吞吐量并减少延迟，这两者都是AMD不断发展其架构的主要重点领域。AMD目前将其芯片分成两个四核Compute Complex(CCX)，每个复合物配备16MB的三级缓存。对于Milan来说，这将更改为连接到统一的32MB L3缓存片的八个内核，这将消除计算裸片内的一层延迟。
设计的成功很大程度上取决于其向执行核心提供数据的能力(就象为野兽一样)，而这些方面的重大改进将带来IPC的增加，从而使我们获得比以往更多的性能提升通常只希望有更新。与更快，更成熟的7nm工艺变体所带来的频率提高相结合，AMD可以提供一些卓越的发电性能提升，无论内核数量是否保持不变。
这证明了AMD的断言，即AMD将在其微体系结构的每次迭代中继续提供突破性的新性能水平，从而打破了我们在英特尔统治十年期间已习惯的增量性能更新的模式。
AMD继续其已经处于“定义阶段”的下一代Genoa架构。该芯片将放入新的SP5插槽，并在2021年的某个时间段降落。该公司表示，热那亚将配备“新内存”，可能意味着DDR5。我们确定AMD也正在考虑过渡到PCIe 5.0。
英特尔并没有袖手旁观，据称计划在2021年第一季度使用Sapphire Rapids芯片，传闻8通道DDR5设计并支持PCIe 5.0。显然，在竞争日益激烈的市场中，这两家公司将连续数年遭受打击。