英特尔今天宣布已开始在其14纳米FPGA系列Stratix 10 DX中推出新产品系列。它将PCIe 4.0引入Stratix 10系列和英特尔的产品组合，并且还支持Optane DC持久存储器连接和缓存一致性。后一个功能是通过英特尔的Ultra Path Interconnect(UPI)实现的。通过这种方式，英特尔希望在2021年与Agilex一起推出Compute eXpress Link(CXL)之前加速相关工作负载的开发。
几年前，当英特尔开始追求以数据为中心的战略作为对数据爆炸的反应时，它发现单靠CPU不足以满足云，网络和边缘的各种工作负载。FPGA具有低延迟和高带宽功能，在英特尔的异构策略中成为了这样的加速器，例如卸载某些任务以释放CPU资源。在英特尔的FPGA业务中，该公司拥有从边缘到云的多个可编程加速卡(PAC)，例如基于Stratix 10的第二代PAC，今年在MWC宣布的用于5G网络的N3000 PAC，以及Arria 10张用于与OpenVINO进行AI推理的卡片。
英特尔今天推出Stratix 10 DX作为连贯FPGA。在这个新模型中，Xeon处理器和Stratix 10 DX FPGA都可以访问一致的系统内存池。该池可以包含DDR内存以及通过Optane DC Persistent Memory和Optane DC SSD的持久内存。这有效地创建了一个新的内存分层，其中DRAM可用于Optane SSD，所有这些都可用于CPU和FPGA加速器，以及用作存储的3D NAND和HDD。
为了与Optane DIMM连接，Stratix 10 DX具有新的优化FPGA内存控制器。该存储器控制器每个FPGA最多支持8个Optane DIMM，适用于高达4TB的非易失性存储器。这实际上是一个软IP内存控制器，将在Quartus Prime的未来版本中提供。
此外，CPU和FPGA不仅可以访问一致的内存池，FPGA还通过UPI链路连接到Xeon处理器，这是英特尔针对多处理器系统的低延迟相干互连。Stratix 10 DX设备提供多达三个UPI端口，与Xeon可扩展CPU的数量相同。
这不是英特尔第一次谈到FPGA与Xeon处理器的连贯性连接，因为这被称为4月份推出Agilex时的关键功能之一，支持I系列和M系列。当时，据说Agilex是第一个采用这种连贯附加功能的FPGA，它将利用新发布的CXL链接基于PCIe 5.0物理层。随着今天的发布，英特尔正在通过UPI为Stratix 10带来部分功能。(我们不确定去年宣布的集成Arria 10 FPGA的Xeon可扩展处理器发生了什么，据说还通过UPI提供缓存一致的接口。)
当然，在CXL提出一些担忧之前，利用UPI作为权宜之计至于为什么有人会投资于一个即将被开放标准取代的死胡同生态系统。毕竟，目前尚不清楚Agilex是否会支持UPI。为了解决这个问题，英特尔表示将有一条从UPI到CXL的迁移路径，类似于端口。虽然可能需要进行一些重新编码，但英特尔声称这应该(主要)保留公司的研发投资。
这样做的好处是Stratix 10 DX应该加速生态系统的开发以实现连贯的工作负载，因为英特尔重申第一批CXL设备将于2021年上市。(作为Sapphire Rapids平台的一部分，根据此前的泄漏路线图年)。因此，英特尔在这里的方法实质上是推动其连贯的至强加速器路线图，“今天开始使用UPI，在下一代无缝转移到CXL”。英特尔并不完全清楚UPI的支持位置，但它是“未来的选择Xeon可扩展处理器”。这应该是指明年的Cooper Lake-SP和/或Ice Lake-SP。
Stratix 10 DX的第三个新功能是支持非相干PCIe 4.0 x16。这是英特尔宣布推出此类支持的第一款产品。该接口经过全面认证(符合PCI-SIG标准)，英特尔在很多话中表示不同于Xilinx的Versal系列。但是，PCIe Gen4支持提出了如何利用它的问题，因为英特尔没有任何支持它的CPU。英特尔指出，该接口与“未来选择的英特尔至强可扩展处理器”保持一致。根据上面包含蓝宝石急流的路线图，即将推出的Cooper Lake-SP仅限于PCIe Gen3，表明Ice Lake-SP是目标PCIe 4.0平台。