AMD的Zen 3核心架构将很快为下一代Ryzen 4000台式机和第三代EPYC系列提供支持。虽然我们几乎没有暗示即将推出的处理器体系结构会有什么期望，但看来Adored TV已收到有关Zen3将要提供的内容以及AMD即将推出的CPU产品阵容对PC观众的期望的一些额外信息。
基于AMD Zen 3的Ryzen 4000和EPYC Milan CPU谣言-IPC提升10-15%，每个CCX增加了缓存
虽然我们先前已经了解到AMD的Zen 3 CPU架构将在性能和效率方面取得重大提升，但Adored TV却表示相反。他发布的信息似乎表明Zen 3将是Zen 2的演进，这将使即将到来的体系结构比我们以前认为的要令人印象深刻。话虽如此，让我们看一下这些信息。
首先，它提到Zen 3将包括一个由8个内核组成的CCX。因此，到目前为止，Zen和Zen 2在同一芯片上具有两个核心复合体，每个CCX包含4个核心。但是对于Zen 3，每个CCX将拥有8个核心，因此基本上是一个CCD。由于CCD仅移至一个CCX，因此进一步深入探讨了Zen 3 CCD / CCX的核心结构，因此，整个L3缓存现在可以在所有8个内核之间共享，而每个CCX不再由每个CCX包含两片L3缓存组成以前的Zen核心。因此，每个核心有512 KB的L2缓存，每个CCX或CCD有32 MB的L3缓存。
Zen 2还具有32 MB的L3缓存，但这是在两个CCX之间分配的，而Zen 3将在同一CCD上具有完整的32 MB L3缓存。指出的另一件有趣的事是，每个CCX 32 MB的L3缓存将是Zen 3上可能出现的绝对限制，这与之前在Zen 3泄漏演示中暗示的可能超过32 MB的L3缓存不同。
最有趣的一点是，提到了Zen 3在单线程上的IPC提升为10-15%。有趣的是，这与Zen 2中的IPC相同，听起来不错，但比我们最初希望的要少，或者至少比AMD高级代表在采访中暗示的要少。还指出，目前正在测试第三代EPYC Milan A0硅。据说同时多线程技术不适用于A0样本，但是有望在9月份推出的B0样本肯定会在较早的芯片上得到改进。因此，如果我们可以看到一些早期的示例基准测试，则应该考虑到这一点。
除Zen 3之外，Adored TV在其帖子中还提到了Zen 4，并建议在Ryzen 5000和第4代EPYC Genoa处理器上有望实现一些新功能，例如新插槽，每个内核1 MB的L2缓存，支持AVX-512指令，IPC的进一步改进和在5nm工艺节点上的制造。