MX1 CXL 是 XCENA 联合三星推出的 CXL 3.2 Type3 计算内存设备，它最大亮点就是内置 3072 颗定制 RISC-V 核心，把内存扩展、SSD 大容量内存层、近内存计算三件事整合在一张卡上，专门解决大模型 KV 缓存、向量检索、数据分析这类内存带宽瓶颈问题，不用大量数据来回搬运到 CPU 或者 GPU，在内存本地就能完成并行计算，大幅拉高吞吐量、降低功耗。它采用三星 4nm 工艺，接口是 PCIe Gen6，最大支持 2TB DDR5-8400 内存，同时支持 InfiniteMemory 无限内存扩展，直连 SSD 并把 SSD 映射成可字节寻址的 CXL 内存，DRAM 自动缓存热点页面，兼顾容量和访问速度，非常适合 AI 推理、数据库、检索集群这类数据中心场景。传统 CXL 内存卡大多只做单纯内存扩容，没有本地算力，而 MX1 直接把大量 RISC-V 计算单元放在内存侧，属于内存 + 算力一体化的 PNM 近内存处理方案，是它和普通 CXL 内存控制器最核心的区别。
一、MX1 CXL 硬件规格清单
| 项目 | 参数详情 |
|---|---|
| 架构 | 3072 核定制 RISC-V，近内存计算 PNM |
| CXL 版本 | CXL3.2 Type3，PCIe Gen6 双 x8 接口 |
| 内存 | 4 通道 DDR5-8400MT/s，最大 2TB |
| SSD 扩展 | InfiniteMemory，SSD 映射为 CXL 内存，64KB 页面缓存 |
| 工艺 | 三星 4nm |
| 算力配套 | 内置向量引擎，FP32/FP16 点乘约 3TFLOPS |
| 功耗 | 芯片约 40W，满配 4 条 DIMM 整板约 90W |
| 集群组织 | 32 核 1 个集群，4 个集群组成子系统，一共 24 个子系统 |
| 配套控制 | 2 颗 Arm Cortex-A53 负责调度管理 |
| 可靠性 | 支持 Chip-kill RAS |
二、三大核心能力拆解
- CXL 标准内存扩展
- InfiniteMemory 无限内存扩展
- 3072 核 RISC-V 近内存计算
作为 Type3 设备，主机可以直接把 MX1 上的 DDR5 当成系统内存，和本机内存统一寻址，应用不用修改代码就能直接扩容。双 x8 链路设计，双路服务器里两个 CPU 都可以单跳访问这片内存，减少跨 CPU 路由带来的延迟和争抢，适合大规模内存池化部署。
MX1 自带根端口直连 NVMe SSD，SSD 对主机呈现为普通 CXL 内存，不是块存储。热点 64KB 页面自动放在 DDR5 高速缓存里，冷数据放在 SSD，用很低成本把系统内存池拉到超大容量，适合超长上下文大模型、海量向量库。
这是 MX1 最核心的差异化能力，3072 颗 RISC-V 小核按集群划分，搭配向量引擎，专门承接带宽密集型、数据并行任务，比如 KV 缓存检索、向量相似度计算、数据过滤、SQL 预计算。数据不用读出内存，直接在内存旁边完成运算，测试里部分数据分析任务相比主机 CPU 直接跑 CXL 内存，吞吐量最高 4.7 倍，能效最高 18.7 倍；对比 CPU 本地 DDR5，吞吐量最高 2 倍，能效最高 6.2 倍。官方配套 SDK，支持 C/C++/Rust 开发自定义内核，上层还有 XFLARE 框架适配 Arrow、Substrait 等数据格式，降低开发门槛。
三、适合的业务场景
- 大模型推理：KV 缓存的检索、过滤、打分 offload，减轻 GPU 和 CPU 压力
- 向量数据库：向量检索、相似度计算，海量向量库低延迟查询
- 大数据分析：Spark、SQL 查询过滤、预聚合，提前筛掉无效数据
- 内存池化服务器：双路服务器内存扩容，低成本搭建共享内存池
四、使用逻辑步骤
- 服务器主板 CXL 接口接入 MX1，主机识别为 CXL Type3 内存设备
- 系统识别 MX1 的 DDR5 内存，可直接作为系统内存使用；按需开启 InfiniteMemory 绑定 SSD
- 业务上把可并行、带宽密集的算子，通过 SDK 或 XFLARE 框架下发到 MX1 的 RISC-V 阵列
- MX1 本地读取内存数据完成计算，只把结果回传给主机，减少数据搬运量
- 主机 CPU/GPU 专注复杂计算，MX1 持续承担内存侧过滤、检索类任务，形成异构协同
整体来看，MX1 CXL 不是用来替代 CPU、GPU 的通用计算卡，而是补齐 AI 集群里内存带宽短板的专用计算内存。它靠 3072 核 RISC-V 近内存算力，把数据处理位置前移，在容量、带宽、功耗之间做平衡，是面向下一代数据中心 CXL 内存架构的典型方案。
【常见问题】
问题 1：MX1 CXL 的 3072 核 RISC-V 核心能不能跑通用大模型完整推理？
回答 1：MX1 CXL 的 3072 核 RISC-V 核心定位是近内存并行加速，不适合跑完整大模型主推理，它主要承接 KV 缓存检索、向量检索、数据过滤这类带宽密集的轻量并行任务，主模型推理依旧交给 GPU 或者 CPU，二者搭配协同。
问题 2：MX1 CXL 和普通 CXL 内存扩展卡差别在哪？
回答 2：普通 CXL 内存扩展卡只有内存扩容能力，没有本地计算单元；MX1 CXL 除了内存扩容、SSD 后端大容量内存，额外搭载 3072 颗 RISC-V 核心，支持在内存本地做计算，属于计算型 CXL 内存设备。
问题 3：MX1 CXL 的 InfiniteMemory 模式下，SSD 访问速度会不会很慢？
回答 3：MX1 CXL 的 InfiniteMemory 会用板载 DDR5 做缓存，64KB 页面为单位自动缓存热点数据，高频访问数据延迟接近 DDR5，冷数据才落到 SSD，适合超大容量场景，对延迟敏感的热点业务可以放在 DDR5 里。
问题 4：MX1 CXL 的 3072 核 RISC-V 核心开发难度高吗？
回答 4：MX1 CXL 提供 SDK 和 XFLARE 上层框架，支持 C/C++/Rust，兼容 Arrow、Substrait 数据格式，开发者不用写底层汇编，直接把适合的并行算子下发到 RISC-V 阵列，降低近内存计算开发门槛。
【参考资料】
[2026-11-11]（3072 核，RISC‑V 架构，MX1 CXL 核心能力分析）电子工程专辑
[2026-10-22]（SK Hynix Debuts CXL Computational Memory on XCENA MX1; Samsung Commits as Foundry）C114Pro
[2026-08-28]（XCENA Details MX1 Architecture Integrating Memory Expansion and Near-Memory Computing）StorageNewsletter
[2026-08-25]（XCENA Details MX1 Architecture Integrating Memory Expansion and Near-Memory Computing at Hot Chips 2026）Business Wire
【免责声明】
本文内容仅为 MX1 CXL 技术方案科普分析，所有性能指标、规格参数来自公开技术发布会及厂商公开文档，不构成采购、选型建议。不同服务器平台、固件版本、业务负载下 MX1 CXL 实际性能存在差异，商用部署前请自行完成兼容性测试与压力验证。