光模块 156.25MHz 频率来源及 CDR 落地实现_极客范_中国科技网站门户,报道最新科技新闻

156.25MHz 是高速光模块 SerDes 与 CDR 电路的标准参考时钟，它源自早期光传输标准优化，依靠整数倍频匹配以太网全线速率，最终完成从晶振基准到 CDR 时钟数据恢复的全链路落地，全程没有小数分频带来的时序误差，是 10G 到 1.6T 光模块统一时钟架构的核心基础。

初代基准原型早期光通信采用 SONET/SDH 体系，OC-3 线路速率 155.52Mbps，配套基准时钟为 155.52MHz，这是光网第一代同步时钟基准。
频率优化调整工程师发现 155.52MHz 在扩展万兆以太网时，倍频会出现小数分频，容易产生时钟抖动与累积误差。行业在兼顾光传输生态兼容的前提下，小幅上调频率，最终确定 156.25MHz 作为新一代统一参考时钟。
核心数学依据 156.25MHz 可以和所有主流高速线路速率保持严格整数倍关系，不用做频率补偿，从根源消除分频误差。

时钟源选型光模块选用低抖动差分有源晶振，输出 156.25MHz 差分时钟（LVDS/LVPECL），保证时钟相位噪声达标，满足 CDR 对参考时钟的抖动要求。
板级时钟传输时钟走线严格做差分等长布线，控制阻抗匹配，减少信号反射与噪声干扰，保证到达芯片端口的时钟信号完整性。
芯片内部 PLL 倍频 156.25MHz 输入到 SerDes 内置 QPLL 锁相环，通过整数倍频生成高速串行比特时钟，直接给发送端发射高速数据流。

CDR 的工作前提接收端收到的串行数据流不带独立时钟，必须从码流里提取同步时钟；只有参考时钟和线路速率为整数倍关系，CDR 才能稳定锁定，不会出现频偏溢出。
参考时钟的作用 156.25MHz 作为 CDR 的本地基准时钟，给鉴相器提供频率门限，CDR 通过不断比对接收码流相位与本地基准相位，完成相位跟踪。
锁定优势因为是整数倍频关系，CDR 锁定窗口更大，不需要复杂数字滤波，就能实现纳秒级时序同步，有效降低误码率，保证光模块长期稳定工作。
完整闭环流程发送端：156.25MHz→PLL 倍频→高速串行码流→光电转换→光纤传输接收端：光电转换→串行码流输入→CDR 提取同步时钟→恢复原始数据，全程依托 156.25MHz 基准完成时序对齐。

156.25MHz 先是从 SONET 旧频点优化而来，解决了小数分频的设计痛点；再依靠整数倍频完美适配 10G 至 1.6T 全系列以太网速率；经过晶振输出、板级传输、PLL 倍频后，给 CDR 提供稳定的本地时钟基准，最终实现光模块收发两端高精度时钟同步，成为高速光互联的通用时钟标准。

【常见问题】

问题 1：光模块 CDR 电路必须使用 156.25MHz 参考时钟吗？

回答 1：主流 10G/25G/100G 光模块 CDR 优先选用 156.25MHz，该频点和线路速率保持整数倍频，CDR 更容易锁定、频偏余量更大；如果更换其他频点，容易出现小数分频，造成 CDR 失锁、误码升高。

问题 2：156.25MHz 最初为什么不从 155.52MHz 直接沿用，而是要微调频率？

回答 2：155.52MHz 在万兆以太网倍频时会产生小数分频，PLL 电路会引入额外抖动；调整为 156.25MHz 之后，所有高速串行速率都能实现整数倍频，时钟链路不会产生累积时序误差，更适配 CDR 电路工作需求。

问题 3：156.25MHz 时钟质量会直接影响 CDR 性能吗？

回答 3：会直接影响。156.25MHz 晶振的相位抖动、频率精度决定 CDR 锁定裕量；只有选用低抖动差分晶振，才能让 CDR 稳定提取码流时钟，保障光模块眼图指标达标。

【数据来源】

[2026-10-21]《光模块里的 156.25MHz 是怎么来的？从物理源头讲到 CDR 落地》与非网

[2026-10-21]《光模块里的 156.25MHz 是怎么来的？从物理源头讲到 CDR 落地》电子工程网

[2026-08-31]《156.25MHz 差分晶振：SerDes 参考时钟怎么配》手机搜狐网

[2026-04-11]《华昕电子 3225 封装 156.25MHz 差分晶振》深圳市华昕电子官网

免责声明

本文内容仅用于高速光模块时钟技术原理科普，所有技术参数与方案均基于现行以太网通信标准，不构成产品量产设计的唯一依据；不同厂商光模块硬件方案存在差异化，实际设计需结合芯片手册与硬件测试结果优化。

要不要我把全文精简成适合技术公众号发布的短版本？

这条信息对你有帮助吗？