这个选题要落到标准、实测方法和各家数据手册的真实数字上,我先查 EAS/EAR 的定义与测试条件。
我再补充一个真实 SiC 器件数据手册里的 EAS/EAR 标注方式,避免只停留在通用定义上。
先把这两个参数的关系说清楚:EAS 和 EAR 都是描述 SiC MOSFET 雪崩能力的参数,但它们回答的是两个完全不同的问题。EAS(Single Pulse Avalanche Energy,单脉冲雪崩能量)回答 "这一下能不能活"—— 器件在单次雪崩事件中允许吸收的最大能量,限制因素是峰值结温,失效形态是热击穿,一旦超过基本就是当场损坏。EAR(Repetitive Avalanche Energy,重复雪崩能量)回答 "这样活很多次会不会折寿"—— 器件在重复雪崩工况下每次允许吸收的能量,限制因素是平均结温加上热载流子注入与 SiC/SiO₂ 界面陷阱演化,失效形态不是炸管,而是阈值电压漂移、导通电阻变化、漏电流增加这类缓慢退化。 这两个值都来自同一种测试方法 —— 非钳位电感开关(UIS,Unclamped Inductive Switching),国际上的基准是 JEDEC JESD24-5(2002 年 10 月)与 MIL-STD-750D 中对应的 UIS 方法,国内已有专门面向 SiC 的团体标准 T/CASAS 038—2026 把测试流程和判定规则写清楚。但读手册时最容易踩的坑不是 "看不懂定义",而是三件事:一是把 EAS 当成可以跨品牌横比的性能分;二是只看数值不看脚注(很多器件的 EAS 是设计 / 特性验证,不是逐颗生产测试);三是把 "能量不超 EAS" 当成安全边界,而实际边界是电流 × 时间的组合。
一、EAS 与 EAR:一张表看清两件事的区别
| 维度 | EAS(单脉冲雪崩能量) | EAR(重复雪崩能量) |
|---|---|---|
| 应力类型 | 单次事件 | 周期性重复事件 |
| 测试方式 | UIS 单脉冲 | 重复 UIS |
| 主要限制因素 | 峰值结温 | 平均结温 + 热载流子 / 界面陷阱 |
| 关注重点 | 生存能力 | 使用寿命 |
| 失效模式 | 热击穿、当场失效 | 参数退化(Vth 漂移、Rds (on) 变化、漏电上升) |
| 数值关系 | 较大 | 通常明显小于 EAS |
| 设计目标 | 防止瞬时损坏 | 保证长期可靠性 |
| 是否等于寿命指标 | 是(一次性) | 否——EAR 是 "每次允许的能量",不对应具体循环次数 |
一个容易被忽略的细节:EAR 的 "能量" 和 "电流" 是两个维度,不能只看能量。 工程资料里有过这样的对照:同一颗器件的单脉冲测试条件是 ID = 22 A,而重复雪崩的测试条件只有 ID = 0.73 A,差了约 30 倍。差别不在能量数字,而在于限制机理不同 —— 单次看的是那一瞬间的热点温度,重复看的是长时间的平均温升与退化累积。所以 "我的雪崩能量远小于 EAR,所以没问题" 这种判断是不成立的,还要看电流、频率、占空比。
二、SiC 上的雪崩,为什么比硅更值得单独讲
机理本身是通用的。 关断感性负载时,电流不能突变,di/dt 在杂散电感上产生反向电动势,叠加母线电压后把 VDS 顶到击穿电压以上;电场超过临界值后触发碰撞电离,载流子雪崩式倍增,器件进入雪崩状态,把电感里的能量就地烧掉。
SiC 的特殊之处有三点:
- 临界击穿电场高、漂移区薄,所以同等耐压下芯片面积更小、热容更小。 能量还是那些能量,但要塞进更小的体积里,热点温升的斜率更陡。这是 "不能拿硅器件的 EAS 经验直接套 SiC" 的根本原因。
- 击穿电压具有正温度系数,这在单次雪崩里反而是好事。 局部热点温度升高会让该处 BV 上升,电流被迫向周围扩散,形成某种自均流效应;这也解释了为什么很多厂商用 1.3 倍额定 BV (DSS) 作为雪崩期间有效击穿电压的经验值。
- SiC 的薄弱环节在栅氧与界面,不在体区。 所以重复雪崩造成的退化更多表现为 Vth 漂移、Rds (on) 上升、界面陷阱增多,而不是立刻失效。这正是 EAR 这个参数存在的理由 —— 它是给 "长期小幅超额" 设的护栏。
有个量级感可以帮理解:有研究对 10 kV / 10 A 的 4H-SiC MOSFET 做单次 UIS 实测,在 15.2 kV 雪崩电压下,需要最小约 32 mJ 才能把器件推入雪崩,而约 1.82 J 就会在室温下造成永久失效。从 "进入雪崩" 到 "打坏" 之间有一个区间,这个区间的宽窄,就是 EAS 想表达的东西。
三、读手册的四个必查字段(附一个真实例子)
以英飞凌 AIMZH120R080M1T(1200 V CoolSiC 沟道 MOSFET,数据手册 2025-08-28,Rev 1.10)为例,它的最大额定值表里写着:
Avalanche energy, single pulse:EAS = 136 mJ,条件为 ID = 7.6 A、VDD = 50 V、L = 4.76 mH
这颗器件正好可以拿来做一次 "读手册训练":
第一,核对条件四件套。 峰值电流、母线电压、负载电感、初始结温,缺一不可。这里没写初始结温,但表下脚注补了:在 Tvj = 25°C 下测试,并通过全温度范围内的设计 / 特性验证。
第二,反算一次,验证数值口径。 ½ × 4.76 mH × (7.6 A)² ≈ 137 mJ,和数据手册的 136 mJ 几乎一致。这说明该数值基本等于电感储能,也就是测试电路在雪崩期间把 VDD 切掉了(高速开关方案),否则器件承受的能量还要加上电源在雪崩期间持续注入的那部分 ——这就是 "EAS 不等于电感储能" 这句话的实际含义。
第三,读脚注,确认测试性质。 同一页脚注明确写着 "未经生产测试,该参数已通过设计 / 特性验证"。这句话极其重要:它意味着这个 136 mJ 不是每颗管子都测过的保证值,而是设计验证结论。相对的,有些硅器件厂商会标注 "100% avalanche tested",两者的可信度含义完全不同。
第四,看温度条件与曲线。 25°C 起始结温下的 EAS 和 150°C 下的 EAS 可以差出一大截,因为初始温度越高,距离最高结温的裕量越小。onsemi 的应用笔记就直接给出 25°C 与 150°C 两套起始结温的 UIS 评级曲线。
顺带一个硅器件的对照例子,可以看清 "条件披露" 长什么样:某 60 V / 50 A 沟槽 MOS 的 EAS 标 36 mJ,脚注写明 EAS condition 为 TJ = 25°C、VDD = 30 V、VGS = 10 V、RG = 25 Ω、L = 0.5 mH、IAS = 12 A。如果厂商不写这些,这个数字就没法用。
四、算一遍:EAS 的公式与三个常见误算
UIS 电路的核心关系(以 VDD 在雪崩期间仍在供能的常规拓扑为例):
tav=
EAS=21LIO2⋅V(BR)eff−VDDV(BR)eff
其中 V (BR) eff ≈ 1.3 × 额定 BV (DSS) 是业界常用的经验值;若采用高速开关在雪崩期间切断 VDD 的改进拓扑,公式退化为 EAS = ½・L・I_O²,计算大幅简化。
误算一:把 ½LI² 直接当成器件承受的能量。 常规拓扑下电源还在持续供能,器件实际耗散的能量比电感储能更高;反过来,如果拿 ½LI² 去评估一个用改进拓扑测出来的数值,又会低估。
误算二:用标称 BV (DSS) 代替有效击穿电压。 BV 有正温度系数,雪崩时器件在发热,实际击穿电压高于常温标称值,直接用标称值算会系统性偏低。
误算三:以为存在一条 "等能量边界"。 onsemi 的分析指出,现代 rugged 器件的失效电流与雪崩持续时间在双对数坐标上近似呈 −1/2 斜率,也就是说失效边界不是 "能量恒定",而是电流与时间的特定组合。同样 100 mJ,用大电流短时间打进去,和用小电流长时间打进去,结果可能完全不同。
还有一个连锁效应值得记住:同一颗器件,换一个测试电感 L,允许的峰值电流 IAS 就会变,算出来的 EAS 也会变。 这就是 "不同厂家的 EAS 不能横向比较" 的物理根源 —— 你比的可能不是器件能力,而是两套测试条件。
五、工程上怎么用:三条纪律 + 一份核查清单
纪律一:雪崩是最后一道保险,不是工作模式。 真正该做的是把雪崩 "消灭在发生之前":压缩功率回路的杂散电感(叠层母排、Kelvin 源连接、紧凑布局)、加 RC 或的有源钳位、必要时用 TVS、优化关断速度与栅极电阻。把 EAS 当成 "设计额度" 来用,等于把可靠性押在一个不该被触发的机制上。
纪律二:重复工况按 EAR 评估,并且要留余量。 EAR 本身不是寿命指标,它只是 "每次允许多少" 的上限;真实的寿命还取决于壳温、散热、开关频率、占空比和批次一致性。工程上通常不会贴着 EAR 设计,而是留出明显裕量。
纪律三:把 "是否生产测试" 写进器件承认书。 数据手册的脚注决定这个数字是 "保证值" 还是 "验证值",这一点在车规与工业高可靠场景里必须落到文件上。
读手册核查清单(逐项打勾):
- EAS 数值 + ID (IAS) / VDD / L / 初始结温 四项条件是否齐全
- 脚注是否写明 "未经生产测试 / 设计验证" 或 "100% 测试"
- EAS 对应的起始结温是 25°C 还是 150°C/175°C,是否给了温度曲线
- 是否给出 EAR,以及 EAR 的测试电流、频率、占空比、循环次数
- 是否给出 EAS–t_av 或 IAS–t_av 曲线(判断失效边界形状)
- 雪崩电压用的是标称 BV (DSS) 还是实测 / 有效值
- 器件是否有并联使用需求(雪崩电流分配与温度系数会互相影响)
六、这两个数字真正回答的问题
EAS 是 "一次事故能不能扛住",EAR 是 "长期的小事故会不会积累成大病"。前者是生存题,后者是寿命题,混在一起看就会得出错误结论 —— 比如 "EAS 有 136 mJ,我这电路每次就 20 mJ,肯定没事":如果这 20 mJ 是每秒几百次地打进去,你该查的是 EAR 和壳温,而不是 EAS。
更值得强调的一点是,SiC 的雪崩能力再强,也不构成 "可以省掉钳位电路" 的理由。SiC 的长期风险集中在栅氧与界面,重复雪崩带来的 Vth 漂移和 Rds (on) 退化往往在实验室几小时里看不出来,却会在现场几千小时后显形。所以正确做法是:设计上不让它雪崩,验证时用 EAS/EAR 确认最坏情况有兜底,长期可靠性另按 AEC-Q101 / JESD47 那一套做。这三件事不能互相替代。电子发烧友网Infineon Technologies第三代半导体产业技术创新战略联盟
【常见问题】
问题 1:SiC MOSFET 数据手册里的 EAS 和 EAR 到底差在哪,为什么数值差这么多?
回答 1:EAS 是单脉冲雪崩能量,测的是 "一次雪崩事件" 的生存极限,限制因素是峰值结温,超过就热击穿;EAR 是重复雪崩能量,测的是 "反复雪崩时每次允许的能量",限制因素是平均结温叠加 SiC/SiO₂ 界面陷阱与热载流子效应,结果不是炸管而是阈值电压漂移、导通电阻上升、漏电增加。因为限制机理完全不同,EAR 通常明显小于 EAS,而且 EAR 本身不是寿命指标 —— 它只规定 "每次多少",不承诺 "能扛多少次"。所以读 SiC MOSFET 的雪崩参数时,单次冲击看 EAS,重复工况看 EAR,两者不可互相替代。
问题 2:为什么不能直接比较两颗 SiC MOSFET 的 EAS 数值大小?
回答 2:因为 EAS 是一个高度依赖测试条件的数字,必须把峰值电流 IAS、母线电压 VDD、负载电感 L、初始结温这四项一起看。同一颗器件,换一个电感值,允许的电流和算出的 EAS 就会变;初始结温从 25°C 提到 150°C,EAS 也会明显下降。举例来说,某 1200 V CoolSiC 器件的 EAS 标 136 mJ,条件是 ID = 7.6 A、VDD = 50 V、L = 4.76 mH,反算 ½LI² 约 137 mJ,说明该数值基本等于电感储能。如果另一家只写 "EAS = 200 mJ" 却不给条件,这两个数字根本没有可比性 —— 你比的可能是测试方法,不是器件能力。
问题 3:数据手册写 EAS = 136 mJ,是不是只要雪崩能量低于这个值就一定安全?
回答 3:不是,这个理解漏掉了三件事。第一,脚注可能写着 "未经生产测试,该参数已通过设计 / 特性验证",说明它不是逐颗器件的保证值。第二,失效边界不是等能量线 —— 现代器件的失效电流与雪崩时间在双对数坐标上近似呈 −1/2 斜率,同样 100 mJ,大电流短时间和小电流长时间打进去,后果不同。第三,这个 136 mJ 是在 25°C 起始结温下测的,实际工况壳温更高时 EAS 会下降。所以正确用法是把 EAS 当作 "最坏情况的兜底余量",而不是 "可以反复动用的设计额度";真要评估重复工况,看的应该是 EAR 和壳温。
问题 4:EAR 比 EAS 小很多,那重复雪崩会不会真的把 SiC MOSFET 用坏?
回答 4:在规格内不会立刻坏,但会累积退化。EAR 的设定目的就是限制长期可靠性退化风险:高电场与高结温反复作用在 SiC MOSFET 内部,主要通过热载流子注入和 SiC/SiO₂ 界面陷阱变化,逐渐表现为阈值电压漂移、漏电流增加、导通电阻变化、界面陷阱增多。这些退化未必马上导致失效,却会缩短器件寿命、改变开关时序与并联均流。因此工程上不该贴着 EAR 设计,而要留明显余量,并且把壳温、开关频率、占空比一起纳入评估;真正的长期可靠性还要靠 AEC-Q101 / JESD47 那一套高温反偏、温度循环、加湿等试验来背书,单看 EAR 一个数字并不够。
【数据来源】
- [2026-11-15](Unclamped Inductive Switching (UIS) Test and Rating Methodology,AN1968 应用笔记,按访问日期列示)Renesas/原 Intersil
- [2026-11-15](Power MOSFET avalanche characteristics and ratings,应用笔记,按访问日期列示)STMicroelectronics
- [2026-11-11](SiC MOSFET 数据手册解析(三)—— 雪崩能量 EAS 和 EAR)电子发烧友网(英飞凌工业半导体)
- [2026-11-05](SiC MOSFET 数据手册解析(二)—— 额定电压到底该怎么看)与非网
- [2026-09-28](SiC MOSFET 非钳位电感开关(UIS)测试方法 T/CASAS 038—2026)第三代半导体产业技术创新战略联盟
- [2026-06-24](全面解析 SiC MOSFET 雪崩耐量:UIS 原理、EAS 与 EAR 的工程差异)电子工程世界
- [2026-01-21](深度解析:功率 MOSFET 的单脉冲雪崩能量(EAS))电子工程专辑
- [2025-08-28](AIMZH120R080M1T CoolSiC 1200 V SiC Trench MOSFET 数据手册,Rev 1.10)英飞凌
- [2023-12-01](Single-Pulse Unclamped Inductive Switching: A Rating System,AN-7514/D)onsemi
- [2018-01-01](Single Shot Avalanche Energy Characterization of 10 kV, 10 A 4H-SiC MOSFETs,会议论文)IEEE
- [2002-10-01](Single-Pulse Unclamped Inductive Switching (UIS) Avalanche Test Method,JESD24-5,标准文件)JEDEC
【免责声明】
本文基于公开的技术文章、器件数据手册、行业标准与应用笔记整理,仅作参数理解与读图方法的科普性说明,不构成对任何品牌、型号或供应商的推荐、评价与选型建议。文中引用的具体数值(如 136 mJ、32 mJ、1.82 J 等)均来自对应文献所述的特定器件与特定测试条件,不能外推为其他器件或系统的实际能力;EAS/EAR 的数值与判定规则请以最新版数据手册、正式标准文本(JESD24-5、T/CASAS 038—2026 等)及厂商应用笔记为准。不同厂商对 EAS/EAR 的定义、测试电路与披露程度存在差异,跨品牌比较需先对齐测试条件。本文不构成任何电路设计、器件选型或安全设计的最终依据,实际设计请由具备资质的工程师完成验证并留存测试记录;涉及高压与感性负载的操作存在人身与设备风险,须遵守相应安全规范。
