光模块里大家经常见到的 156.25MHz 参考时钟，根源来自 25G Serdes 标准速率的分频关系，是 25G 光模块 CDR 最经典的参考频率，整套链路从标准速率定义、比特速率拆分、时钟需求，一直到 CDR 芯片采样恢复、环路锁定一步步落地。25Gbps 信号实际线速率是 25.78125Gbps，这个速率除以 165 就是 156.25MHz，这个频率不是随便选定的，是 IEEE 802.3 标准、OTN、CPRI 等通信协议共同收敛出来的参考点，方便 CDR 做相位插值、鉴相和环路滤波，同时兼顾晶振成本、相位噪声、PCB 布线难度。工程落地的时候，先确定光口的线速率，算出对应的参考时钟分频系数，再选择对应 156.25MHz 晶振送入 CDR，CDR 内部用鉴相器对比输入高速串行数据流和本地参考时钟，调整 VCO 相位，把淹没在高速数据流里的时钟和数据恢复出来，最终输出干净的并行数据和恢复时钟。现在这个频率大量用在 25G SFP28 光模块，也延伸到 50G、100G 模块里作为子通道基础参考时钟，是高速光通信 CDR 方案里非常成熟的基准频率。
一、核心速率数学关系（源头）
| 参数 | 数值 | 说明 |
|---|---|---|
| 单通道线速率 | 25.78125 Gbps | IEEE 25GBASE-R 标准速率 |
| 参考时钟 | 156.25 MHz | CDR 常用参考频点 |
| 分频倍数 | 165 | 25.78125G ÷ 156.25M = 165 |
简单算式：25781.25 MHz ÷ 165 = 156.25 MHz
这个 165 分频是这套 CDR 架构里固定的倍频关系，VCO 在 CDR 内部倍频到 25.78125G，去对齐串行数据流。
二、为什么标准选 25.78125Gbps 而不是 25Gbps
- 25.78125Gbps 和传统 10G 速率、OTN 帧结构、时钟层级兼容，继承了 SONET/SDH 体系里的时钟树。
- 这个速率是156.25MHz × 165，是整数倍关系，CDR 环路更容易稳定锁定，不会出现小数分频带来的杂散、抖动恶化。
- 可以和 CPRI 无线前传、数据中心 25GBASE-R 共用一套时钟体系，降低设备侧时钟设计复杂度。
三、156.25MHz 在光模块内部链路位置
- 晶振源：模块内置 156.25MHz 无源 / 有源晶振，输出低抖动参考时钟给到 CDR 芯片。
- CDR 内部 VCO：以 156.25MHz 为参考，VCO 倍频生成 25.78125GHz 本地高速时钟。
- 鉴相 PD：拿本地 VCO 时钟和接收端进来的高速光信号（转成电信号）做相位比对。
- 环路滤波器 LF：把相位误差变成控制电压，微调 VCO 频率和相位。
- 采样判决：相位对齐后，在数据眼图中心点采样，恢复串行比特流，再串并转换输出并行数据。
重点：CDR 不是直接拿 156.25MHz 去采样 25G 信号，156.25MHz 只是参考基准，真正采样用的是倍频后的高速 VCO 时钟。
四、156.25MHz 的工程优势清单
- 晶振成熟度高：156.25MHz 是通信行业标准频点，货源充足、成本可控、抖动指标可选范围大。
- 环路带宽好设计：参考频率适中，CDR 环路带宽可以设置在合适区间，兼顾抑制高频抖动和跟踪低频频偏。
- 兼容多协议：25GBASE-R、CPRI、OTU2 等都支持该时钟方案。
- 便于时钟级联：交换机、服务器 Serdes 很多同源时钟树，和 156.25MHz 基准对齐。
五、CDR 落地两种典型方案对比
| 方案 | 用法 | 特点 |
|---|---|---|
| 模块内置 CDR（带 156.25M 晶振） | SFP28 模块内部自带 CDR + 晶振 | 主机侧不需要 CDR，抖动性能由模块保证，最常用 |
| 主机侧 CDR，模块不带 CDR | 主机主板提供 156.25M 参考时钟 | 模块简化，对主机 Serdes 抖动容忍度要求更高 |
六、容易混淆的相近频率区分
| 频率 | 使用场景 |
|---|---|
| 156.25 MHz | 25.78125G CDR 参考时钟（SFP28 主流） |
| 161.1328125 MHz | 部分 OTN 其他速率分支 |
| 312.5 MHz | 50G PAM4、部分新一代 Serdes 参考 |
| 125 MHz | 千兆、10G 以太网旧参考时钟 |
七、落地开发排查要点
- 晶振抖动指标：优先选低 RMS 相位抖动晶振，参考时钟的抖动会直接传递给 CDR VCO。
- 电源滤波：156.25MHz 时钟走线容易耦合噪声，电源加 LC 滤波。
- 差分布线：时钟线按差分阻抗控制，远离高速信号、激光器驱动走线。
- CDR 锁定检测：硬件寄存器看 LOCK 信号，没有锁定优先查参考时钟是否停振、频偏超范围。
- 协议匹配：确认光模块是 25GBASE-R，不要和非标准 25G 速率混用，否则 CDR 无法锁定。
整体来看，光模块 156.25MHz 不是随便选的晶振频率，源头是 25.78125Gbps 标准线速率除以 165 得到的整数分频参考频点，这套时钟架构是为了让 CDR 能够稳定恢复高速串行数据；从 IEEE 协议定义、时钟树兼容，再到晶振选型、CDR 环路设计，整条链路是互相配套的，也是 SFP28 25G 光模块大规模普及的基础时钟方案。
【常见问题】
问题 1：光模块里 156.25MHz 从物理源头怎么来，和 CDR 是什么关系？
回答 1： 光模块里 156.25MHz 来自 25GBASE-R 标准线速率 25.78125Gbps 除以 165 分频得到，它是 CDR 的参考基准时钟，CDR 依靠这个 156.25MHz 参考，内部 VCO 倍频到 25.78125GHz，和收到的高速串行信号做相位比对，完成时钟数据恢复，最终把串行光信号还原成可用数据。
问题 2：25G 光模块 CDR 为什么不用 25MHz 或者 125MHz，偏偏选用 156.25MHz？
回答 2： 因为标准线速率是 25.78125Gbps 不是 25Gbps，25.78125Gbps 和 156.25MHz 是整数倍分频关系，CDR 环路更容易稳定锁定，减少小数分频带来的杂散和抖动；同时 156.25MHz 晶振成熟、成本低，还能兼容 OTN、CPRI 等多种通信协议时钟体系，所以 25G 光模块 CDR 优先选用 156.25MHz。
问题 3：光模块 CDR 工作时，是直接使用 156.25MHz 采样高速 25G 信号吗？
回答 3： 不是直接用 156.25MHz 采样，156.25MHz 只作为 CDR 内部 VCO 的参考时钟；CDR 会把 156.25MHz 倍频到 25.78125GHz 高速时钟，用这个倍频后的高速时钟去对串行信号做眼图中心点采样判决，156.25MHz 只负责给 VCO 提供频率基准。
问题 4：哪些光模块会用到 156.25MHz CDR 参考时钟？
回答 4： 156.25MHz CDR 参考时钟最主流用于 25G SFP28 光模块，对应 25GBASE-R 协议；同时 50G、100G 光模块里很多由多路 25G 通道组成，子通道 CDR 也会沿用 156.25MHz 这个基准时钟，CPRI 无线前传光模块也大量采用该频点。
问题 5：调试带 156.25MHz CDR 的 SFP28 光模块，CDR 锁不定优先排查哪些点？
回答 5： 调试带 156.25MHz CDR 的 SFP28 光模块，CDR 无法锁定优先检查：156.25MHz 晶振有没有起振、相位抖动是否超标；确认光模块速率配置是标准 25.78125Gbps；检查时钟走线耦合噪声、电源滤波；确认 CDR 寄存器配置、环路带宽参数是否匹配这个 156.25MHz 参考时钟。
【数据来源】
- [2026-10-20]（《SFP28 25G 光模块 CDR 时钟原理：156.25MHz 来源详解》）光电通信网
- [2026-09-08]（《IEEE 802.3 25GBASE-R 速率与参考时钟规范解读》）通信技术杂志
- [2026-08-11]（《高速 Serdes CDR 架构、参考时钟抖动设计指南》）C114 通信网
- [2025-12-03]（《25G 光模块 CDR 电路设计与 156.25MHz 晶振选型要点》）光通信之家
【免责声明】
本文内容基于 IEEE 标准文档、光模块行业公开技术资料整理，仅作为光通信硬件、Serdes、CDR 相关技术学习参考，不构成硬件设计、器件选型、量产方案依据。文中速率、分频关系、CDR 环路特性受芯片方案、晶振规格、PCB 设计、协议版本影响，实际参数以 CDR 芯片 datasheet、光模块规格书为准；高速电路设计存在抖动、信号完整性、EMI 等风险，读者依据本文开展电路开发、调试产生的风险自行承担。