莱迪思徐宏来在行业分享中提出，借助 AI 工具可以有效降低 FPGA 的开发门槛，同时他判断物理 AI 会成为 FPGA 赛道接下来重要的增长方向。传统 FPGA 开发上手难度高，需要开发者掌握 Verilog、VHDL 硬件描述语言，还要熟悉时序约束、布局布线等专业知识，开发周期长，很多软件背景的工程师很难快速上手。而现在的 AI 辅助开发工具，能够做代码生成、语法检查、时序优化、bug 定位，把很多重复、复杂的硬件开发工作简化，让更多没有深厚硬件基础的研发人员也能用 FPGA 做产品。物理 AI 指的是部署在边缘端、贴近传感器和实物设备的 AI 推理，低功耗、低延迟、高可靠是它的核心需求，刚好匹配莱迪思 FPGA 低功耗、小尺寸、高实时性的特点，适合工业传感、机器视觉、智能家居等场景。开发者可以先用 AI 工具辅助完成 FPGA 方案设计，再针对物理 AI 的低延迟需求做时序和功耗调优，验证功能稳定后落地到边缘设备。
核心观点信息清单
| 项目 | 详情 |
|---|---|
| 分享嘉宾 | 莱迪思 徐宏来 |
| 核心观点 1 | AI 工具能够降低 FPGA 开发门槛 |
| 核心观点 2 | 物理 AI 将成为 FPGA 下一增长极 |
| 传统 FPGA 开发难点 | 硬件语言门槛高、时序调试复杂、开发周期长 |
| AI 工具能力 | 硬件代码生成、时序分析、错误排查、优化建议 |
| 物理 AI 特点 | 边缘本地推理、低延迟、低功耗、贴近物理传感器 |
| 适配场景 | 工业机器视觉、边缘传感、智能摄像头、智能家居控制 |
FPGA+AI 工具开发物理 AI 方案步骤
- 梳理物理 AI 应用需求，明确传感器输入、推理延迟、功耗指标；
- 使用 AI 辅助 FPGA 开发工具，生成初始 RTL 代码；
- 完成功能仿真，由 AI 工具辅助定位时序冲突、代码问题；
- 基于莱迪思 FPGA 器件做布局布线，调试功耗与延迟；
- 上板实测，接入传感器完成物理 AI 推理验证，迭代优化。
【常见问题】
问题 1：莱迪思徐宏来所说的 AI 工具，是怎么降低 FPGA 开发门槛的？
回答 1：莱迪思徐宏来提到的 AI 工具可以辅助生成硬件代码、排查时序问题、给出优化方案，减少开发者手写和调试工作量，降低 FPGA 开发门槛。
问题 2：莱迪思徐宏来为什么认为物理 AI 是 FPGA 下一增长极？
回答 2：物理 AI 偏向边缘本地实时推理，对低功耗、低延迟要求高，和莱迪思 FPGA 的产品特性匹配，市场需求持续上升，所以被看作下一增长极。
问题 3：物理 AI 和普通云端 AI 最大区别是什么？适合莱迪思 FPGA 吗？
回答 3：物理 AI 直接在设备本地完成推理，不用上传云端，延迟更低；莱迪思 FPGA 主打低功耗，非常适配物理 AI 这类边缘场景。
问题 4：靠 AI 工具做 FPGA 开发，是不是就不需要懂硬件语言了？
回答 4：AI 工具只是辅助降低 FPGA 开发门槛，想要稳定落地物理 AI 项目，开发者依然需要看懂 RTL、时序报告，完成验证调优。
问题 5：莱迪思 FPGA 搭配物理 AI，典型落地场景有哪些？
回答 5：莱迪思 FPGA 适配物理 AI，多用于工业机器视觉、前端传感检测、智能摄像头、小型边缘控制设备。
【数据来源】
[2026-11-15]（莱迪思徐宏来：AI 工具降低 FPGA 开发门槛，物理 AI 将成下一增长极）电子工程网
[2026-11-14]（Lattice FPGA for Physical AI Edge Deployment）莱迪思官网
[2026-11-11]（AI 辅助 FPGA 开发行业趋势解读）半导体行业观察
【免责声明】
本文仅整理莱迪思徐宏来的行业观点，FPGA 开发 AI 工具能力、物理 AI 市场发展节奏受技术、供应链、行业需求影响；器件选型、方案落地以莱迪思官方文档和评估结果为准，本文不构成投资、采购建议。