南科大深港微电子学院陈鹏团队在 P 型二维晶体管方向拿到重要科研突破，这项成果主要用来解决低功耗二维 CMOS 电路的器件短板。二维 CMOS 电路需要同时有性能匹配的 N 型、P 型两种晶体管，过去 P 型二维晶体管存在空穴迁移率偏低、稳定性差、开关比不足等难题，很难和 N 型器件配对做成可用的 CMOS 单元。陈鹏团队优化了材料与器件结构，改善了空穴输运特性，让 P 型二维晶体管关键指标大幅提升，补齐二维 CMOS 里 P 管这块薄弱环节，给后续低功耗、微型化二维集成电路打下器件基础，适合未来微传感器、边缘低功耗芯片这类场景。
一、本次 P 型二维晶体管成果核心要点清单
- 研发主体：南方科技大学深港微电子学院陈鹏团队
- 核心对象：P 型二维晶体管
- 目标应用：低功耗二维 CMOS 电路
- 解决痛点：传统 P 型二维器件空穴迁移率低、稳定性弱、和 N 管性能不匹配
- 价值：支撑二维 CMOS 逻辑单元制备，推进二维集成电路实用化
- 阶段属性：实验室阶段科研进展，距离商业化芯片还有较长周期
二、二维 CMOS 里 N 型与 P 型晶体管对比
| 项目 | N 型二维晶体管 | P 型二维晶体管（本次突破方向） |
|---|---|---|
| 载流子 | 电子 | 空穴 |
| 研发现状 | 相对成熟，性能更容易做高 | 长期是短板，本次取得重要进展 |
| 在 CMOS 中作用 | 负责下拉通路 | 负责上拉通路 |
| 核心难点 | 栅控、漏电流抑制 | 空穴注入、传输、环境稳定性 |
| 配合要求 | 两者阈值、迁移率尽量匹配，电路功耗才可控 | 两者阈值、迁移率尽量匹配，电路功耗才可控 |
三、成果后续落地大致流程
- 在现有器件基础上持续优化良率、器件一致性
- 完成 N/P 配对，搭建基础二维 CMOS 反相器、逻辑门
- 开展阵列器件测试，验证长时间工作稳定性
- 探索工艺兼容方案，尝试和现有微纳加工流程结合
- 面向低功耗传感、微型芯片等场景做原型验证
【常见问题】
问题 1：南科大陈鹏团队的 P 型二维晶体管突破，对低功耗二维 CMOS 电路有什么意义？
回答 1：低功耗二维 CMOS 电路需要配套的 P 型、N 型晶体管，南科大陈鹏团队的 P 型二维晶体管进展补齐了 P 管短板，能够搭配 N 型器件构建 CMOS 基础逻辑单元，推动低功耗二维 CMOS 电路研究往前走。
问题 2：P 型二维晶体管为什么会成为低功耗二维 CMOS 电路的卡脖子环节？
回答 2：P 型二维晶体管依靠空穴导电，空穴更容易受缺陷、界面干扰，迁移率和稳定性很难做好，很难和 N 型器件性能匹配，直接限制低功耗二维 CMOS 电路的实现。
问题 3：这项 P 型二维晶体管科研成果什么时候能做成商用芯片？
回答 3：南科大陈鹏团队的 P 型二维晶体管属于实验室重要进展，二维 CMOS 整套工艺、良率、稳定性还有大量工作要做，暂时没有明确的商用时间表。
【参考资料】
[2026-11-08]（南科大深港微电子学院陈鹏团队 P 型二维晶体管新进展）南方科技大学官网
[2026-11-06]（二维 P 型晶体管与低功耗二维 CMOS 研究解读）半导体行业观察
[2026-11-03]（二维材料晶体管 CMOS 方向前沿综述）微电子在线
【免责声明】
本文为南科大陈鹏团队 P 型二维晶体管科研资讯整理，器件性能、工艺进展以团队论文及官方发布为准，该成果尚处于科研阶段，不构成半导体项目、芯片相关投资建议，二维集成电路产业化存在较多不确定性。